Memoria SRAM Infineon, 16Mbit, 1M x 16 bit, 100MHZ, TSOP II-54, VCC máx. 3,6 V

Alta velocidad TAA = 10 ns Código de corrección de errores (ECC) incorporado para la corrección de errores de un bit Baja potencia activa ICC = 90 mA típico Baja potencia de espera CMOS ISB2 = 20 mA típico Tensiones de funcionamiento de 3.3 ± 0.3 V. Retención V Data Retention Entradas y salidas compatibles con lógica transistor-transistor (TTL) Pasador Err para indicar la detección y corrección de errores de 1 bit Disponible en el paquete TSOP II de 54 pines sin Pb